This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-175366

(43)公開日 平成11年(1999)7月2日

(51) Int.CL⁶

G06F 11/22

識別記号 340 FΙ

G06F 11/22

340A

審査請求 有 請求項の数16 OL (全 13 頁)

(21)出願番号

特顯平9-339216

(71)出願人 000215903

帝人製機株式会社

(22)出顧日

平成9年(1997)12月10日

大阪府大阪市西区江戸堀1丁目9番1号

(72)発明者 千葉 高洋

神奈川県横浜市港北区新羽町1189番地 帝

人製機株式会社横浜開発センター内


(74)代理人 弁理士 有我 軍一郎

(54) 【発明の名称】 電子回路解析装置、電子回路解析方法、電子回路解析プログラムを記録した媒体および電子回路 解析システム

(57)【要約】

【課題】 CPUを搭載した電子回路の解析を効率よく 行なう高機能および高精度な電子回路解析システムを簡 単な構成で安価に提供する。

【解決手段】 本発明の電子回路解析システムは、ターゲット200に搭載されたCPUと同種の第1および第2のCPU110、112と、電源スイッチ116と、第1ドライバ/レシーバ130と、記憶装置120と、バス制御部150と、検出部160と、を備え、第1ドライバ/レシーバが、記憶装置とターゲットの両方をアクセス可能な第1CPUと、ターゲットに直接接続された第2CPUと、を選択することによって、ターゲットのデバッグ工程において、さまざまな条件でターゲットの解析が実施できる。また、第1および第2CPUを同期して動作させ、その動作を比較して、その差異を検出することができる電子回路解析システムが提供される。



【特許請求の範囲】

【請求項1】CPUソケットに挿入され、所定のターゲットプログラムを実行するCPUと、該CPUに接続され、前記ターゲットプログラムを記憶するプログラム領域および前記CPUが使用する作業領域を有する記憶装置と、を備えた電子回路を解析する電子回路解析装置であって、前記電子回路を解析するための解析プログラムを実行するとともに、前記電子回路のCPUの動作を代行する前記電子回路と同種の第1および第2のCPUと、前記電子回路と前記第1および第2CPUとを接続する接続手段と、前記第1のCPUに接続され、前記解析プログラムを保存するプログラム領域、前記解析プログラムの作業領域および前記電子回路の前記記憶装置を模擬するエミュレーション領域を有するデータの読取り書込み可能な記憶手段と、

前記第1および第2のCPUの中から何れか一つのCPUを選択し、該選択されたCPUに、前記電子回路の前記記憶装置の使用を許可する選択許可手段と、を備えたことを特徴とする電子回路解析装置。

【請求項2】請求項1記載の装置において、

前記選択許可手段が、

前記接続手段を介した前記電子回路と前記第1のCPU との間に介在して、前記第1のCPUと前記電子回路と の間の接続を切換えるドライバ/レシーバを含むことを 特徴とする電子回路解析装置。

【請求項3】請求項2記載の装置において、

前記ドライバ/レシーバが前記第1のCPUと前記電子 回路間を全て又は一部遮断したとき、前記第1のCPU が前記記憶手段のエミュレーション領域と遮断していな 30 い領域を使用して動作し、前記第2のCPUが前記電子 回路の前記記憶装置や前記エミュレーション領域を共有 領域として使用して動作することを特徴とする電子回路 解析装置。

【請求項4】請求項1記載の装置が、

所定のクロックパルスを発振するクロック発振器と、 前記第1および第2のCPUの動作状態を示すデータを 記憶する動作状態記憶手段と、

前記第1および第2のCPUの制御信号をそれぞれ読み 取る信号読取手段と、

該信号読取手段の第1および第2のCPUの各制御信号 に基づいて、該信号が一致するかどうか検出する検出手 段と、をさらに備え、

前記第1および第2のCPUが前記クロック発振器に接 続されて、同期して動作することを特徴とする電子回路 解析装置。

【請求項5】請求項1記載の装置が、インサーキットエミュレータであることを特徴とする電子回路解析装置。

【請求項6】請求項1記載の装置が、ROMエミュレー 夕であることを特徴とする電子回路解析装置。 【請求項7】CPUソケットに挿入され、所定のターゲットプログラムを実行するCPUと、該CPUに接続され、前記ターゲットプログラムを記憶するプログラム領域および前記CPUが使用する作業領域を有する記憶装置と、を備えた電子回路を解析する電子回路解析方法であって、

2

前記電子回路のCPUと同種の第1および第2のCPU と、前記電子回路を解析するための解析プログラムを保 存するプログラム領域、前記解析プログラムの作業領域 および前記電子回路の前記記憶装置を模擬するエミュレ ーション領域を有するデータの読取り書込み可能な記憶 装置と、を準備するステップ(a)と、

前記電子回路のCPUが外されたCPUソケットを通して前記電子回路と前記第1および第2のCPUとを接続するステップ(b)と、

前記解析プログラムを実行するステップ(c)と、

前記第1および第2のCPUの中から何れか一つのCP Uを選択するステップ(d)と、

該ステップ(d)で選択されたCPUが前記電子回路の 20 CPUの動作の代行をするとき、該CPUに前記電子回路の前記記憶装置の使用を許可するステップ(e)と、 を備えたことを特徴とする電子回路解析方法。

【請求項8】請求項7記載の方法において、

前記ステップ(e)が、前記第1のCPUと前記電子回路との間を接続するステップ(e1)と、前記第1のCPUと前記電子回路間の接続を遮断するステップ(e2)と、を含むことを特徴とする電子回路解析方法。

【請求項9】請求項7記載の方法において、

所定のクロックパルスを発振するステップ (f)と、 的 前記ステップで発振されたクロックに従って、前記第1 および第2のCPUが同期して動作するステップ (g)

前記第1および第2のCPUの動作状態を示すデータを記憶するステップ(h)と、

該第1および第2のCPUからの制御信号を読み取るステップ(i)と、

該ステップ(i)で読取られた第1および第2のCPU の各制御信号に基づいて、該信号が一致するかどうか検 出するステップ(j)と、をさらに備えたことを特徴と する電子回路解析方法。

【請求項10】CPUソケットに挿入され、所定のターゲットプログラムを実行するCPUと、該CPUに接続され、前記ターゲットプログラムを記憶するプログラム領域および前記CPUが使用する作業領域を有する記憶装置と、を備えた電子回路を解析する電子回路解析装置が実行する電子回路解析プログラムを記録した媒体であって、前記電子回路解析装置が、前記電子回路のCPUが外されてCPUソケットを通して前記電子回路に接続され、前記電子回路と同種の、前記解析プログラムを実50行する第1および第2のCPUと、前記第1のCPUに

3

接続され、前記解析プログラムを保存するプログラム領域、前記解析プログラムの作業領域および前記電子回路の前記記憶装置を模擬するエミュレーション領域を有するデータの読取り書込み可能な記憶装置と、を備え、前記解析プログラムが、

前記電子回路解析装置の第1および第2のCPUの中から何れか一つのCPUを選択するステップ(a)と、該ステップ(a)で選択されたCPUが前記電子回路のCPUの動作を代行するとき、該CPUに前記電子回路の記憶装置の使用を許可するステップ(b)と、を備え 10たことを特徴とする電子回路解析プログラムを記録した媒体。

【請求項11】請求項10記載の媒体において、

前記解析プログラムのステップ(b)が、前記電子回路解析装置の第1のCPUと前記電子回路との間を接続するステップ(b1)と、前記電子回路解析装置の第1のCPUと前記電子回路間の接続を遮断するステップ(b2)と、を含むことを特徴とする電子回路解析プログラムを記録した媒体。

【請求項12】請求項10記載の媒体において、 前記解析プログラムが、

所定のクロックパルスを発振するステップ (c) と、前記ステップで発振されたクロックに従って、前記電子 回路解析装置の第1および第2のCPUが同期して動作 するステップ (d) と、

前記電子回路解析装置の第1および第2のCPUの動作 状態を示すデータを記憶するステップ(e)と、

該電子回路解析装置の第1および第2のCPUからの制 御信号を読み取るステップ (f)と、

該ステップ (f) で読取られた電子回路解析装置の第1 30 および第2のCPUの各制御信号に基づいて、該信号が一致するかどうか検出するステップ (g) と、をさらに備えたことを特徴とする電子回路解析プログラムを記録した媒体。

【請求項13】CPUソケットに挿入され、所定のターゲットプログラムを実行するCPUと、該CPUに接続され、前記ターゲットプログラムを記憶するプログラム領域および前記CPUが使用する作業領域を有する記憶装置と、を備えた電子回路をコンピュータを利用して解析する電子回路解析システムであって、前記コンピュータに接続され、前記電子回路を解析する解析プログラムを転送するインターフェース部と、前記電子回路を解析するための解析プログラムを実行するとともに、前記電子回路のCPUの動作を代行する前記電子回路と同種の第1および第2のCPUと、前記電子回路のCPUが外されたCPUソケットを通して前記電子回路のCPUが外されたCPUソケットを通して前記電子回路と第1および第2のCPUとを接続する接続手段と、前記第1のCPUに接続され、前記解析プログラムを保存するプログラム領域、前記解析プログラムの作業領域および前記電子回路の前記記憶装置を模擬するエミュレーション領域を1000円のでは表記を1000円のでは1000円のでは1000円のでは1000円ので10000円ので1000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので10000円ので100000

を有するデータの読取り書込み可能な記憶手段と、を備 えた電子回路解析装置から構成される電子回路解析シス テムにおいて、

4

前記電子回路解析装置が、

前記第1および第2のCPUの中から何れか一つのCP Uを選択し、該選択されたCPUに、前記電子回路の前 記記憶装置の使用を許可する選択許可手段を備えたこと を特徴とする電子回路解析システム。

【請求項14】請求項13記載のシステムにおいて、

10 前記電子回路解析装置の選択許可手段が、

前記接続手段を介した前記電子回路と前記第1のCPU との間に介在して、前記第1のCPUと前記電子回路と の間の接続を切換えるドライバ/レシーバを含むことを 特徴とする電子回路解析システム。

【請求項15】請求項14記載のシステムにおいて、前記電子回路解析装置のドライバ/レシーバが前記電子回路解析装置の第1のCPUと前記電子回路間の全部又は一部を遮断したとき、前記電子回路解析装置の第1のCPUが前記電子回路解析装置の記憶手段のエミュレーション領域と遮断していない領域を使用して動作し、前記電子回路解析装置の第2のCPUが前記電子回路の前記記憶装置や前記エミュレーション領域を共有領域として使用して動作することを特徴とする電子回路解析シス

【請求項16】請求項15記載のシステムにおいて、 前記電子回路解析装置が、

所定のクロックパルスを発振するクロック発振器と、 前記第1および第2のCPUの動作状態を示すデータを 記憶する動作状態記憶手段と、

が記第1および第2のCPUの制御信号をそれぞれ読み 取る信号読取手段と、

該信号読取手段の第1および第2のCPUの各制御信号 に基づいて、該信号が一致するかどうか検出する検出手 段と、をさらに備え、

前記電子回路解析装置の第1および第2のCPUが前記電子回路解析装置のクロック発振器に接続されて、同期して動作することを特徴とする電子回路解析システム。 【発明の詳細な説明】

[0001]

[0002]

(日本明の属する技術分野】本発明は、電子回路を解析する電子回路解析装置、方法、並びに電子回路を解析するプログラムを記録した媒体およびシステムに関し、特に、セントラルプロセッシングユニット(以後、「CPU」と略す)を搭載した電子回路を解析するために、それぞれが電子回路と同種の複数のCPUを利用した電子回路解析装置、方法、並びに電子回路を解析するプログラムを記録した媒体およびシステムに関する。

【従来の技術】近年、CPUおよび記憶装置を備えた電

子回路の前記記憶装置を模擬するエミュレーション領域 50 子回路の利用範囲は様々な分野に拡大し、そのシステム

5

開発を効率良く行って生産性を向上させる必要性が高まっている。従来より、電子回路のシステム開発を効率良く行なうために、電子回路の解析をする電子回路解析装置が使用されている。このような電子回路解析装置としては、インサーキットエミュレータ(以後、「ICE」と呼ぶ)およびROMエミュレータなどが良く知られている。

【0003】図9に示されるように、解析対象の電子回 路 (以後、「ターゲット」と呼ぶ) 20は、CPU2 1、ROM23、RAM24、入出力装置(以後、「I 10 **/O」と略す)25、PROM26を備えている。一般** 的にターゲット20はPROM26に予めターゲットプ ログラム32を記憶しておき、このターゲットプログラ ム32を実行して、所定の機能を実現するものである。 ICE 10は、このターゲット20のCPU21の代わ りにCPUソケット22にICE10のポッド19を挿 入して、ターゲット20のCPU21、ROM23、R AM24、I/O25の動作をICE10が代行し、そ の動作を監視することによって、ターゲット20の解析 を行なうものである。ICE 10は、ターゲット20の 20 ハードウェアデバッグを行なうだけでなく、ターゲット プログラム32のソフトウェアデバッグ、およびそれら の統合的なシステムデバッグを行なうものである。

【0004】図9によれば、ICE10は、CPU11と、エミュレーション制御部13と、記憶装置15と、インタフェース部17と、ボッド19と、から構成される。ICE10は、CPU11の動作状態を蓄積するトレースRAM (図示なし)などをさらに含むこともできる。ICE10はコンピュータ30とターゲット20との間に介在し、インターフェース部17を介してコンピ 30ュータ30に接続される。

【0005】通常、デバッギングソフトと呼ばれる解析プログラム31と、ターゲットプログラム32と、がコンピュータ30からインターフェース部17を介してICE10の記憶装置15に転送される。ICE10は解析プログラム31の制御下で、ターゲットプログラム32を実行し、ターゲット20の解析を行なう。ICE10は、記憶装置15だけでなくターゲット20のROM23、RAM24およびI/O25などのリソースも使用して動作するため、初期立ち上げ時に、ターゲット20のリソースを認識してシステムに組み込んでから動作を開始する。

【0006】図9に示されるICE10は、ターゲット20と同じ機種のCPUを使用しているが、一般的に広く普及しているICEは、ターゲット20に使用されるCPUを製作しているメーカからCPUの機種ごとにICE専用のCPUが提供されて構成される。このICE専用のCPUは、ターゲット20のリソースを使用することなく、ICE頃で、ターゲット20のリソースを仮想コードに置き換えて動作させることができ、従って、

6 初期立ち上げ時のターゲット20個へのアクセスが不要 となる。

【0007】一方、ターゲットプログラム32をバージョンアップした場合などは、通常、ターゲット20のデバッグは、ROMエミュレータ40を使用して行われる。図9に示されるように、ROMエミュレータ40は、ターゲット20のROMソケット27にPROM26の代わりにポッド49を挿入して接続される。ターゲット20のCPU21はCPUソケット22に挿入される。コンピュータ30からインタフェース部47を介して、ターゲットプログラム32を記憶装置45に転送して、ROMエミュレータ40のエミュレーション制御部43の制御下でターゲット20のCPU21にターゲットプログラム32を実行させて、解析を行なうものである。

[0008]

【発明が解決しようとする課題】しかしながら、従来のICEにおいては、ICE専用のCPUを使用する場合、今後ますます高速化するCPUの進歩に、ICE専用のCPUの供給が追随しないという問題がある。また、ICE専用のCPUを使用しないICEの場合、その起動時にはターゲット側のリソースを使用して立ち上がる為、ターゲット側に予め不具合があると、ICE自身が正常に立ち上がることができないという問題点もあった。さらに、電子回路のシステム開発時、ICEとROMエミュレータの両方を使用してデバッグを実施するのも、工程が煩雑になるという問題点がある。

【0009】上記の問題点を解決するために、本発明の電子回路解析装置、方法、並びに電子回路を解析するプログラムを記録した媒体およびシステムは、ターゲットと同種の複数個のCPUを利用し、ターゲットのハードウェア、ソフトウェア並びにシステムのデバッグを1台の装置で実施可能にすることを目的とするとともに、より高機能、高精度な電子回路解析手法を提供することを目的とする。

[0010]

【課題を解決するための手段】第1の発明は、上記課題を解決するために、CPUソケットに挿入され、所定のターゲットプログラムを実行するCPUと、該CPUに 数 接続され、前記ターゲットプログラムを記憶するプログラム領域および前記CPUが使用する作業領域を有する記憶装置と、を備えた電子回路を解析する電子回路解析装置であって、前記電子回路を解析するための解析プログラムを実行するとともに、前記電子回路のCPUの動作を代行する前記電子回路と同種の第1および第2のCPUと、前記電子回路のCPUが外されたCPUソケットを通して前記電子回路と前記第1および第2CPUとを接続する接続手段と、前記第1のCPUに接続され、前記解析プログラムを保存するプログラム領域、前記解 析プログラムの作業領域および前記電子回路の前記記憶

装置を模擬するエミュレーション領域を有するデータの 読取り書込み可能な記憶手段と、前記第1および第2の CPUの中から何れか一つのCPUを選択し、該選択さ れたCPUに、前記電子回路の前記記憶装置の使用を許 可する選択許可手段と、を備えたことを特徴とする。

【0011】この構成によれば、電子回路のハードウェ アデバッグ、ソフトウェアデバッグおよびシステムデバ ッグなどの各デバッグ工程において、適切なCPUを選 択的に動作させて、電子回路の解析を行なうことができ る電子回路解析装置が提供される。例えば、電子回路の 10 ハードウェアのデバッグ時は、第1CPUを選択して、 電子回路の記憶装置を使用せずに、電子回路解析装置の 記憶手段を使用して解析を行なう。次いで、初期の電子 回路のシステムデバッグ時は、第1 CPUを選択して、 電子回路解析装置の記憶手段から、徐々に電子回路の記 憶装置を使用して解析を行なう。最終的な電子回路のシ ステムデバッグ時は、第20PUを選択して、電子回路 の記憶装置を使用して動作させて、電子回路の解析を実 施することができる。さらに、本構成を実現するための 電子回路解析方法およびその方法を実現するための解析 20 プログラムを記録した媒体が提供される。

【0012】また、前記選択許可手段が、前記接続手段 を介した前記電子回路と前記第1のCPUとの間に介在 して、前記第1のCPUと前記電子回路との間の接続を 切換えるドライバ/レシーバと、を含んでもよい。この 構成において、前記ドライバ/レシーバが前記第1のC PUと前記電子回路間の全部又は一部を遮断したとき、 前記第1のCPUが前記記憶手段のエミュレーション領 域と遮断されていない領域を使用して動作し、前記第2 のCPUが前記電子回路の前記記憶装置と前記エミュレ 30 ーション領域を共有領域として使用して動作する。

【0013】また、前記電子回路解析装置は、インサー キットエミュレータであっても、ROMエミュレータで あってもよい。第2の発明は、上記課題を解決するため に、所定のクロックパルスを発振するクロック発振器 と、前記第1および第2のCPUの動作状態を示すデー タを記憶する動作状態記憶手段と、前記第1および第2 のCPUの制御信号をそれぞれ読み取る信号読取手段 と、該信号読取手段の第1および第2のCPUの各制御 信号に基づいて、該信号が一致するかどうか検出する検 40 出手段と、をさらに備え、前記第1および第2のCPU が前記クロック発振器に接続されて、同期して動作する ことを特徴とする。

【0014】この構成によれば、第1および第2のCP Uを同じクロックで動作させ、解析すべき電子回路を経 由した制御信号と、電子回路解析装置内のみの制御信号 を比較して、制御信号が不一致かどうかを検出すること ができ、従来より高機能および高精度な解析を行なうこ とが可能となる電子回路解析装置が提供される。これに 内のノイズによる誤動作などの再現性の無い不具合の解 析も、本発明の電子回路解析装置単体で可能となる。さ らに、本構成を実現するための電子回路解析方法および その方法を実現するための解析プログラムを記録した媒 体が提供される。

8

【0015】第3の発明は、上記の課題を解決するため に、CPUソケットに挿入され、所定のターゲットプロ グラムを実行するCPUと、該CPUに接続され、前記 ターゲットプログラムを記憶するプログラム領域および 前記CPUが使用する作業領域を有する記憶装置と、を 備えた電子回路をコンピュータを利用して解析する電子 回路解析システムであって、前記コンピュータに接続さ れ、前記電子回路を解析する解析プログラムを転送する インターフェース部と、前記電子回路を解析するための 解析プログラムを実行するとともに、前記電子回路のC PUの動作を代行する前記電子回路と同種の第1および 第2のCPUと、前記電子回路のCPUが外されたCP Uソケットを通して前記電子回路と第1および第2のC PUとを接続する接続手段と、前記第1のCPUに接続 され、前記解析プログラムを保存するプログラム領域、 前記解析プログラムの作業領域および前記電子回路の前 記記憶装置を模擬するエミュレーション領域を有するデ ータの読取り書込み可能な記憶手段と、を備えた電子回 路解析装置から構成される電子回路解析システムにおい て、前記電子回路解析装置が、前記第1および第2のC PUの中から何れか一つのCPUを選択し、該選択され たCPUに、前記電子回路の前記記憶装置の使用を許可 する選択許可手段を備えたことを特徴とする。

【0016】この構成によれば、コンピュータを利用し て、CPUを搭載した電子回路を解析する解析システ ム、方法およびその方法を実現するための解析プログラ ムを記録した媒体が提供され、電子回路と同種の複数の CPUを利用することにより、1つの電子回路解析装置 を用いたシステムで、電子回路のハードウェアデバッ グ、ソフトウェアデバッグおよびシステムデバッグなど の各デバッグ工程において、適切なCPUおよびリソー スを選択して電子回路の解析を行なうことが可能にな る。

[0017]

【発明の実施の形態】以下に図面に基づいて、本発明の 詳細な説明を示すが、本発明は以下の実施例により限定 されるものではない。尚、すべての図面において、同様 な構成要素は同じ参照記号および符号を用いて示してあ る。図1に、本発明に係る電子回路解析装置の一実施例 のブロック図を示す。

【0018】図1に示されるように、電子回路解析装置 100は、ターゲット200と、コンピュータ300の 間に介在し、コンピュータ300を利用してターゲット 200を解析するためのものである。本実施例では、解 より、従来のICEのみでは、不可能であった電子回路 50 析されるターゲット200は、CPUソケット202に

10

挿入されるCPU210と、ROM220と、RAM2 22と、I/O224と、クロック発振器226と、を 備えている。ターゲット200は、所定のターゲットプ ログラム320をCPU210によって実行して、所定 の機能を実現するものである。CPU210、ROM2 20. RAM222およびI/O224はすべて互いに バスで接続されている。クロック発振器226は、クロ ックパルスを発振してCPU210に供給する。電子回 路解析装置100によってターゲット200の解析を行 なう際、ターゲット200のCPU210は抜出され て、代わりに電子回路解析装置100のポッド104が 挿入されて、電子回路解析装置100とターゲット20 0が接続される。

9

【0019】 コンピュータ300は、特に限定はしない が、図示されないCPU本体と、記憶装置と、キーボー ドおよびCRT表示器などのコンソールと、プリンタな どの周辺入出力装置と、外部装置との通信インタフェー ス部と、を備えている。コンピュータ300は、デバッ ギングソフトと呼ばれる解析プログラム310とターゲ ット200のCPU210が実行するターゲットプログ 20 ラム320が予め記憶装置内にインストールされてい る。解析プログラム310は、本発明の電子回路解析装 置100の動作を制御するものであり、解析プログラム 310によって、コンピュータ300から電子回路解析 装置100を制御してターゲット200の解析が可能に なる。操作者は、コンピュータ300を介して、電子回 路解析装置100を操作でき、必要に応じて電子回路解 析装置100に所定の命令をすることができる。これら の処理を可能にするユーザインターフェース手法は公知 技術で実現可能である。ターゲットプログラム320 は、前述されたようにターゲット200が実行するよう に開発されたプログラムであり、本発明の電子回路解析 装置100のデバッグ対象のひとつである。 これらのプ ログラムは、各種の媒体に記録されて提供される。媒体 としては、磁気ディスク、フロッピーディスク、光ディ スク、CD-ROM、DVD-ROMおよびPROMな どがあり、コンピュータ300が読取り可能な媒体の形 態で提供される。

【0020】本実施例において、電子回路解析装置10 0は、コンピュータ300と接続可能なインタフェース 40 部102を備え、例えば、RS-232Cなどの通信用 のケーブルでコンピュータ300に接続される。電子回 路解析装置100は、さらに、ターゲット200のCP U210と同じ機種の第1および第2のCPU110、 112と、クロック発振器114と、電源スイッチ11 6と、記憶装置120と、第1および第2のドライバ/ レシーバ130、132と、トレースRAM140と、 バス制御部150と、検出部160と、を備えている。 尚、図1において、各接続線は一本の線で示されている が、実際は複数線からなり、それぞれ、任意にデータバ 50 【0025】検出部160は、バス制御部150に接続

ス、制御バス、アドレスバスなどを含んでいる。 【0021】第1および第2ドライバ/レシーバ13 0、132は、マルチプレクサ回路を有し、各端子間の 接続を切換えるものである。第1ドライバ/レシーバ1 30は、ポッド104を介してターゲット200のCP Uソケット202に、第1CPU110に、およびバス 制御部150に、それぞれ接続される。第1ドライバ/ レシーバ130は、ターゲット200と第1CPU11 0の間を接続および遮断する設定を切換えるとともに、 10 さらに、バス制御部150に第1CPU110の制御信 号の読取を許可および禁止する設定を切換えるものであ る。第2ドライバ/レシーバ132は、第2CPU11 2およびバス制御部150に接続される。第2ドライバ /レシーバ132は、バス制御部150に第2CPU1 12の制御信号の読取を許可および禁止する設定を切換

【0022】第1CPU110は、ターゲット200の CPUソケット202にポッド104および第1ドライ バ/レシーバ130を介して接続され、第2CPU11 2は、直接ターゲット200のCPUソケット202に ポッド104を介して接続される。クロック発振器11 4は、第1および第2CPU110、112に接続さ れ、クロックパルスを発振して、各CPUにクロックパ ルスを供給する。

えるものである。

【0023】電源スイッチ116は、第2CPU112 に接続され、第2CPU112への電源の供給を入り切 りするものである。本実施例では、第20PU112へ の電源の供給を入り切りすることによって、第2CPU 112の動作の許可および禁止を切換えている。記憶装 置120は、読取り書込みが可能な記憶装置であり、解 析プログラム310およびターゲットプログラム320 を保存するプログラム領域と、第1CPU110が使用 する作業領域と、ターゲット200のROM220、R AM222およびI/O224を模擬するエミュレーシ ョン領域と、を含む。記憶装置120は、第1CPU1 10と接続されて、第1CPU110が動作する際にア クセスされる。また、記憶装置120内のデータは、イ ンタフェース部102を介して、コンピュータ300か ら読取り書込みが可能である。

【0024】トレースRAM140は、読取り書込みが 可能な記憶装置であり、第1および第2CPU110、 112に接続されて、各CPUの動作状態を蓄積するも のである。この蓄積されたデータは、インタフェース部 102を介して、コンピュータ300から読取り書込み が可能である。バス制御部150は、第1ドライバ/レ シーバ130を介して、第1CPU110に接続され、 第2ドライバ/レシーバ132を介して、第2CPU1 12に接続され、第1および第2CPU110、112 のバスラインの制御を行なうものである。

され、バス制御部150によって受信された第1および 第2CPU110、112の制御信号が、一致するかど うか検出するものである。この検出結果は、インタフェ ース部102を介して、コンピュータ300から読取り 可能である。このように構成された電子回路解析装置を 用いて、ターゲットの解析を行なう場合、はじめに、タ ーゲットのハードウェアのデバッグを行ない、次いで、 ターゲットのソフトウェアを含めたシステムデバッグが 行われる。また、本発明の電子回路解析装置は、複数の とによって、より詳細なシステムデバッグが実施でき、 これにより、ターゲット200内のノイズによる誤動作 などの再現性の無い不具合の解析も可能となる。さら に、ターゲットのソフトウェアのバージョンアップなど に伴う、ソフトウェアのみのデバッグにも使用できる、 すなわち、従来のROMエミュレータの機能も本発明の 電子回路解析装置は備えている。以下に、それぞれの工 程における、本発明の電子回路解析装置の作用について 説明する。

てターゲットの解析を行なう手順の第1例を示す。 図2 に示されるフローチャート内の各ステップは、必ずしも 実行されなけらばならないものではなく、必要に応じて 自由にバイパス可能であり、それらは一般的なソフトウ ェア技術およびプログラミング手法を用いて簡単に変形 および変更が可能なものである。ここで、本発明の理解 を深めるために、さらに図3~5を用いて説明する。図 3~5において、電子回路解析装置100内のどの構成 要素がどの工程で作用しているかを明確にするために、 成要素は図から省略して示してある。

【0027】図2に示されるように、ステップA1で、 電源スイッチ116のスイッチがオフされ、第2CPU 112を図3に示されるようにシステム構成から排除す る。次いで、ステップA2で、第1ドライバ/レシーバ 130を第1CPU110とターゲット200の間の接 続を遮断するように設定する。ステップA3で、解析プ ログラム310をインタフェース部102を介してコン ピュータ300から記憶装置120に転送して保存す る。本実施例においては、解析プログラム310は、コ 40 ンピュータ300から電子回路解析装置100に転送さ れるが、他の実施の形態においては、予め電子回路解析 装置内の不揮発性記憶装置に記憶させておき、不揮発性 記憶装置から記憶装置120内に転送してもよい。ステ ップA4で、第1CPU110をリセットして、電子回 路解析装置100のクロック発振器114から発振され たクロックパルスに基づいて、第1CPU110を動作 させる。第1 CPU110は、解析プログラム310の 制御下で、ターゲット200のリソース、すなわち、R

12

置120のエミュレーション領域に置き換えてハードウ ェアのデバッグを実施する。このようにして、電子回路 解析装置100は、完全にターゲット200と分離され た状態でデバッグが可能になる。尚、ステップA3で、 ターゲットプログラム320を同時にコンピュータ30 Oからダウンロードしてもよく、第1CPU110によ ってターゲットプログラム320を動作させ、ターゲッ ト200のリソースは記憶装置120のエミュレーショ ン領域に置き換えてデバッグを行なうこともできる。こ CPUを同期して動作させ、これらの動作を比較するこ 10 のようにすれば、電子回路 200のハード的な不具合に 左右されずに、ターゲットプログラム320のソフトウ ェアの単純な構造チェック程度のデバッグも可能とな る、

【0028】次に、ステップB1で、第1ドライバ/レ シーバ130を第1CPU110とターゲット200の 間を接続するように設定する。ステップB2で、ターゲ ットプログラム320をインタフェース部102を介し てコンピュータ300から記憶装置120に転送して保 存する。ステップB3で、第1CPU110をリセット 【0026】図2に、本発明の電子回路解析装置を用い 20 して、ターゲットプログラム320の起動を行なう。こ のとき、第1CPU110は、図4に示されるように、 ターゲット200のクロック発振器226から発振され るクロックパルスに従って動作する。ターゲットプログ ラム320の実行は、記憶装置120のエミュレーショ ン領域を使用して行い、徐々に、ターゲット200のリ ソース、すなわちROM220、RAM222およびI /0224へと移植させる。

【0029】次に、ステップC1で、電源スイッチ11 6のスイッチがオンされ、第2CPU112が、図5に 作用している構成要素のみを図示し、作用していない構 30 示されるようにシステム構成に追加される。ステップC 2で、第1ドライバ/レシーバ130を第1CPU11 0とターゲット200の接続を遮断するように設定す る。ステップC3で、第2CPU112をリセットし て、解析プログラム310の制御下で、ターゲットプロ グラム320を実行する。この場合、第2CPU112 が直接ターゲット200のCPUソケット202に接続 され、かつ、直接アクセスするので、タイミングのずれ も無く、実機に等しい性能でターゲット200の解析が 可能である。

【0030】以上のようにして、本発明の電子回路解析 装置100は、ターゲット200の解析を、ハードウェ アデバッグ、ソフトウェアデバッグ、システムデバッグ と、段階的に実施することができる。図6~8に、本発 明の電子回路解析装置の第2の使用例を示す。図6およ び7に示される手順に従って、本発明の電子回路解析装 置を使用してターゲットの解析を行なう。図6によれ ば、ステップD1で、電源スイッチ116をオンして、 第2CPU112へ電源を供給して動作可能にする。次 いで、ステップD2で、第1ドライバ/レシーバ130 OM220、RAM222およびI/O224を記憶装 50 を、第1CPU110とターゲット200間で接続を遮 断するように、且つ、第1CPU110からの制御信号 がバス制御部150で読み取り可能なように設定する。 さらに、ステップD3で第2ドライバ/レシーバ132 を、第2CPU112からの制御信号がバス制御部15 Oで読取り可能なように設定する。ステップD4で、解 析プログラム310およびターゲットプログラム320 をインタフェース部102を介してコンピュータ300 から記憶装置120に転送して保存する。ステップDラ で、第1001110および第2001112をリセッ トする。これにより、図8に示されるように第1 C P U 10 110は、電子回路解析装置100内のリソース、すな わち、記憶装置120を使用して動作し、一方、第2C PU112は、ターゲット200のリソース、すなわ ち、ROM220、RAM222およびI/O224を 使用して動作する。図8において、第1CPU110の 動作に関する構成は点線で示し、第20PU112の動 作に関する構成は太い実線で示してある。このように、 本実施例では、第1CPU110および第2CPU11 2の動作の分離が可能である。本発明においては、この 第1および第2のCPU110および112の動作は、 同じクロック発振器116によって同期をとって行な う。これにより、第1および第2CPU110、112 の動作をより詳細に比較して解析することが可能にな る。

【0031】ステップD6の解析ルーチンは図7に示さ れる手順に従って解析を行なう。 図7に示されるよう に、ステップS1で、第1および第2CPU110、1 12の動作状態はトレースRAM140に蓄積される。 次いで、ステップS2で、第1および第2ドライバ/レ シーバ130、132から第1および第2CPU11 0、112から制御信号をバス制御部150がそれぞれ 読み取る。ステップS3で、検出部160が、各制御信 号が一致するか否かを判別する。ステップS3で、制御 信号が一致する場合は、そのままステップS1へ戻り、 一致しない場合は、ステップS4へ進み、第1および第 2CPU110、112の制御信号に不一致が検出され たことを通知して、ステップS5へ進む。この通知は所 定のフラグを使用しても良く、この場合はインターフェ ース部102を介してコンピュータ300からフラグの 内容を読取ることによって通知することができる。ある いは、所定のレジスタビットを割り当ててもよく、この 場合はコンピュータ300に割り込みをかけて通知する ことができる。さらに、通常はステップS1の第1およ び第20日110、112の動作状態の蓄積は行なわ ずに、不一致の検出をトリガにして、第1および第20 PU110、112の動作状態の蓄積を自動的に開始す るようにしても良い。いずれにしても、不一致の通知を 受けて、操作者はそれ以後の解析ルーチンを続行するか 終了するかの判断することができる。操作者は、必要に 応じて解析ルーチンの終了を要求することになる。ステ 50 とを比較して、制御信号が不一致かどうかを検出するこ

14

ップS5では、操作者からの解析ルーチンの終了要求が あるか否かを確認し、終了要求がある場合が、解析ルー チンを終了して、図6に示されるメインルーチンへ戻 り、そのまま処理を終了する。ステップS5で、操作者 からの解析ルーチン終了の要求がないと判定された場合 は、ステップS1へ戻る。

【0032】このようにして、操作者はステップ4にお ける不一致の通知を受けて、各第1および第2CPU1 10、112のトレースRAM140内に蓄積されたデ ータを参照し、より詳細に解析を行なうことが可能にな り、ターゲット200内のノイズによる誤動作などの再 現性の無い不具合の解析も可能になる。

[0033]

【発明の効果】第1の発明によれば、電子回路と同種の 複数個のCPUを備え、第1のCPUは電子回路解析装 置の記憶手段と、電子回路の記憶装置に接続され、第2 のCPUは、電子回路の記憶装置に直接接続され、第1 および第2のCPUの何れを動作させるか選択する選択 許可手段を有するので、電子回路のハードウェアデバッ 20 グ、ソフトウェアデバッグおよびシステムデバッグなど の各デバッグ工程において、適切なCPUを選択的に動 作させて、電子回路の解析を行なうことができる。例え ば、電子回路のハードウェアのデバッグ時は、第1CP Uを選択して、電子回路の記憶装置を使用せずに、電子 回路解析装置の記憶手段を使用して解析を行なう。次い で、初期の電子回路のシステムデバッグ時は、第1CP Uを選択して、電子回路解析装置の記憶手段から、徐々 に電子回路の記憶装置を使用して解析を行なう。最終的 な電子回路のシステムデバッグ時は、第20 PUを選択 30 して、電子回路の記憶装置を使用して動作させて、電子 回路の解析を実施することができる。また、電子回路と 同種のCPUを使用するので、電子回路解析装置専用の CPUの開発を待たずとも、電子回路の解析が行なえ る。

【0034】また、選択許可手段が、第1CPUと電子 回路の間の接続を切換えるドライバ/レシーバから構成 されるので、簡単な構成で第1および第2CPUを選択 および切換えをすることができる。さらに、これらによ り、第1CPUが電子回路解析装置の記憶手段のエミュ 40 レーション領域のみを使用して動作し、一方、第2CP Uが電子回路の記憶装置を使用して動作させることがで きるので、複数のCPUを動作させる条件を簡単な構成 で明確に分離できる電子回路解析装置を提供することも できる。さらに、本構成を実現するための電子回路解析 方法およびその方法を実現するための解析プログラムを 記録した媒体を提供することができる。

【0035】第2の発明によれば、第1および第2CP Uを同じクロックで動作させ、解析すべき電子回路を経 由した制御信号と、電子回路解析装置内のみの制御信号

とができ、従来より高機能および高精度な解析を行なう ことが可能となる。これにより、従来のICEのみで は、不可能であった電子回路内のノイズによる誤動作な どの再現性の無い不具合の解析も、本発明の電子回路解 析装置単体で可能となる。さらに、本構成を実現するた めの電子回路解析方法およびその方法を実現するための 解析プログラムを記録した媒体を提供することができ る。

【0036】第3の発明によれば、コンピュータを利用 ム、方法およびその方法を実現するための解析プログラ ムを記録した媒体が提供される。電子回路と同種のCP Uを複数個使用することにより、1つの電子回路解析装 置を用いた簡単な構成のシステムで、電子回路のハード ウェアデバッグ、ソフトウェアデバッグおよびシステム デバッグなどの各デバッグ工程において、適切なCPU およびリソースを選択して電子回路の解析を行なうこと が可能になる。すなわち、電子回路解析システムを安価 に構成でき、電子回路の開発工程におけるデバッグ手順 を簡略化し、デバッグ工程の短縮も図れる。

【図面の簡単な説明】

【図1】本発明に係る電子回路解析システムの一実施例 を示すプロック図である。

【図2】図1に示される電子回路解析装置を用いた、タ ーゲットのデバッグ手順の第1例を示すフローチャート である。

【図3】図2に示されるターゲットデバッグ手順におけ るハードウェアデバッグ時の、電子回路解析装置の機能 ブロック図である。

【図4】図2に示されるターゲットデバッグ手順におけ 30 224 I/O るシステムデバッグ時の、電子回路解析装置の機能ブロ ック図である。

【図5】図2に示されるターゲットデバッグ手順におけ るソフトウェアデバッグ時の、電子回路解析装置の機能 ブロック図である。

【図6】図1に示される電子回路解析装置を用いた、タ


ーゲットのデバッグ手順の第2例を示すフローチャート である。 【図7】図6に示されるターゲットのデバッグにおける

16


解析ルーチンの処理手順を示すフローチャートである。 【図8】図6に示されるターゲットデバッグ手順におけ るシステムデバッグ時の、電子回路解析装置のブロック 図である。

【図9】従来のICEおよびROMエミュレーを用いた して、CPUを搭載した電子回路を解析する解析システ 10 電子回路解析システムの構成を示すブロック図である。 【符号の説明】


- 100 電子回路解析装置
- 102 インタフェース部
- 104 ポッド (接続手段)
- 110 第1CPU (実行手段)
- 112 第2CPU (実行手段)
- 114 クロック発振器
- 116 電源スイッチ (選択許可手段)
- 120 記憶装置(記憶手段)
- 20 130 第1ドライバ/レシーバ (選択許可手段)
 - 132 第2ドライバ/レシーバ (信号読取手段)
 - 140 トレースRAM (動作状態記憶手段)
 - 150 バス制御部(信号読取手段)
 - 160 検出部(検出手段)
 - 200 ターゲット (電子回路)
 - 202 CPUYケット
 - 210 CPU
 - 220 ROM (記憶装置)
 - 222 RAM (記憶装置)
- - 226 クロック発振器
 - 300 コンピュータ
 - 310 解析プログラム
 - 320 ターゲットプログラム





【図4】



【図5】







【図9】

